回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価

Web Site Web Site

Bibliographic Information

Other Title
  • カイロ メンセキ オ コウリョ シタ Suspicious Timing Error Prediction カイロ ノ ソウニュウ イチ ケッテイ シュホウ ノ カイリョウ ト ヒョウカ
  • An Effective Robust Design Using Improved Checkpoint Insertion Algorithm for Suspicious Timing-Error Prediction Scheme and its Evaluations
  • VLSI設計技術 ; デザインガイア2014 : VLSI設計の新しい大地
  • VLSI セッケイ ギジュツ ; デザインガイア 2014 : VLSI セッケイ ノ アタラシイ ダイチ

Search this article

Journal

Keywords

Details 詳細情報について

Report a problem

Back to top