An accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects
書誌事項
- タイトル別名
-
- accurate RLC interconnection delay calculation for generating RC delay equivalent circuit enclosing inductance effects
- LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング
- 特集 VLSI一般
- トクシュウ VLSI イッパン
この論文をさがす
収録刊行物
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 100 (41), 19-25, 2000-05-11
東京 : 電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1520009410279225344
-
- NII論文ID
- 110003317642
-
- NII書誌ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL書誌ID
- 5408266
-
- 本文言語コード
- en
-
- NDL 雑誌分類
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- データソース種別
-
- NDL
- CiNii Articles