FinFETを用いた断熱的論理回路に逆バイアスを加えることによる4×4bit乗算器における消費電力低減効果
書誌事項
- タイトル別名
-
- FinFET オ モチイタ ダンネツテキ ロンリ カイロ ニ ギャクバイアス オ クワエル コトニ ヨル 4 × 4bit ジョウザンキ ニ オケル ショウヒ デンリョク テイゲン コウカ
- Power Consumption Reduction Effect of 4×4 bit Multiplier Using FinFET Adiabatic Logic By Adding Reverse Bias Voltage to Back-gate
この論文をさがす
収録刊行物
-
- 回路とシステムワークショップ論文集 Workshop on Circuits and Systems
-
回路とシステムワークショップ論文集 Workshop on Circuits and Systems 29 1-6, 2016-05
[東京] : [電子情報通信学会]
