超低電圧0.4V動作SOTB-CMOS回路のダイ間遅延ばらつきを抑制する基板バイアス制御技術
書誌事項
- タイトル別名
-
- チョウテイデンアツ 0.4V ドウサ SOTB-CMOS カイロ ノ ダイ カン チエンバラツキ オ ヨクセイ スル キバン バイアス セイギョ ギジュツ
- Back-Bias Control Technique for Suppression of Die-to-Die Delay Variability of SOTB MOS Circuits at Ultralow-Voltage (0.4 V) Operation
- シリコン材料・デバイス
- シリコン ザイリョウ ・ デバイス
この論文をさがす
収録刊行物
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114 (255), 61-68, 2014-10
東京 : 電子情報通信学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1520290882620667136
-
- NII論文ID
- 110009959306
-
- NII書誌ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL書誌ID
- 025917615
-
- 本文言語コード
- ja
-
- NDL 雑誌分類
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- データソース種別
-
- NDL
- CiNii Articles
