P/N駆動力バランスを考慮した基板バイアス制御による超低電圧0.4V動作SOTB-CMOS回路のダイ間遅延ばらつき抑制

Web Site

書誌事項

タイトル別名
  • P/N クドウリョク バランス オ コウリョ シタ キバン バイアス セイギョ ニ ヨル チョウテイデンアツ 0.4V ドウサ SOTB-CMOS カイロ ノ ダイ カン チエンバラツキ ヨクセイ
  • Suppression of Die-to-Die Delay Variability of Silicon on Thin Buried Oxide (SOTB) CMOS Circuits by Balanced P/N Drivability Control with Back-Bias for Ultralow-Voltage (0.4V) Operation
  • シリコン材料・デバイス 先端CMOSデバイス・プロセス技術(IEDM特集)
  • シリコン ザイリョウ ・ デバイス センタン CMOS デバイス ・ プロセス ギジュツ(IEDM トクシュウ)

この論文をさがす

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ