VHDLによる3層階層型ニューラルネットのFPGA実装--パターン認識デバイスの設計
Bibliographic Information
- Other Title
-
- VHDL ニ ヨル 3ソウ カイソウガタ ニューラルネット ノ FPGA ジッソウ パターン ニンシキ デバイス ノ セッケイ
- An implementation of artificial Neural Network on FPGA by VHDL: design pattern recognition device
- ニューロコンピューティング
- ニューロ コンピューティング
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 109 (53), 1-6, 2009-05
東京 : 電子情報通信学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520290884200094592
-
- NII Article ID
- 110007333636
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL BIB ID
- 10247342
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles
