キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法
Bibliographic Information
- Other Title
-
- キャリーチェイン オ モチイタ マルチオペランド カサンキ ノ FPGA ムケ テイデンリョク ゴウセイ シュホウ
- Low power synthesis of multi-operand adders using carry-chain structures on FPGAs
- システムLSI設計技術(SLDM) Vol.2011-SLDM-148
- システム LSI セッケイ ギジュツ(SLDM) Vol.2011-SLDM-148
Search this article
Journal
-
- 情報処理学会研究報告
-
情報処理学会研究報告 2010年度 (5), 1-6, 2011-02
東京 : 情報処理学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520290884506996480
-
- NII Article ID
- 110007891091
-
- NII Book ID
- AA12414720
-
- ISSN
- 18840930
-
- NDL BIB ID
- 025075894
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZM13(科学技術--科学技術一般--データ処理・計算機)
-
- Data Source
-
- NDL
- CiNii Articles