Secure Processor Architecture for High-Speed Verification of Memory Integrity
Bibliographic Information
- Other Title
-
- Secure Processor Architecture for High Speed Verification of Memory Integrity
Search this article
Journal
-
- 情報処理学会研究報告 = IPSJ SIG technical reports
-
情報処理学会研究報告 = IPSJ SIG technical reports 2006 (127), 13-18, 2006-11
東京 : 情報処理学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520290884508497408
-
- NII Article ID
- 110005717697
-
- NII Book ID
- AN10539294
-
- ISSN
- 09196072
-
- NDL BIB ID
- 8571165
-
- Text Lang
- en
-
- NDL Source Classification
-
- ZM13(科学技術--科学技術一般--データ処理・計算機)
-
- Data Source
-
- NDL
- CiNii Articles