Dual-Rail RSLメモリ方式を用いた耐タンパDES暗号回路の設計

書誌事項

タイトル別名
  • Dual-Rail RSL メモリ ホウシキ オ モチイタ タイタンパ DES アンゴウ カイロ ノ セッケイ
  • Implementation of Tamper-Resistant Cryptographic DES Circuit using Dual-Rail RSL Memory
  • VLSI設計技術
  • VLSI セッケイ ギジュツ

この論文をさがす

収録刊行物

参考文献 (5)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ