3bit compactionと冗長2進を用いたFPGA向き乗算器
Bibliographic Information
- Other Title
-
- 3bit compaction ト ジョウチョウ 2シン オ モチイタ FPGA ムキ ジョウザンキ
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 99 (531), 1-8, 2000-01-11
東京 : 電子情報通信学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520290885284518400
-
- NII Article ID
- 110003226015
- 110003294960
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles