3D Integrated CMOS Device by Using Wafer Stacking and Via-last TSV
書誌事項
- タイトル別名
-
- 招待講演 ウェハ積層とVia-last型TSVを用いた三次元集積化CMOSデバイスの開発
- ショウタイ コウエン ウェハ セキソウ ト Via-lastガタ TSV オ モチイタ サンジゲン シュウセキカ CMOS デバイス ノ カイハツ
- シリコン材料・デバイス 先端CMOSデバイス・プロセス技術(IEDM特集)
- シリコン ザイリョウ ・ デバイス センタン CMOS デバイス ・ プロセス ギジュツ(IEDM トクシュウ)
この論文をさがす
収録刊行物
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 (420), 43-46, 2014-01-29
東京 : 電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1520572357027067136
-
- NII論文ID
- 110009825266
-
- NII書誌ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL書誌ID
- 025278843
-
- 本文言語コード
- en
-
- NDL 雑誌分類
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- データソース種別
-
- NDL
- CiNii Articles