ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価

書誌事項

タイトル別名
  • ビアプログラマブルデバイス VPEX ニ オケル ハイセン リソース ト ハイセン チエン ノ ヒョウカ
  • Evaluation of wiring resource and wiring delay used in via programmable logic device VPEX
  • VLSI設計技術
  • VLSI セッケイ ギジュツ

この論文をさがす

収録刊行物

参考文献 (6)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ