3次元トランジスタを用いたシステムLSIのパターン面積の見積もり
Bibliographic Information
- Other Title
-
- 3ジゲン トランジスタ オ モチイタ システム LSI ノ パターン メンセキ ノ ミツモリ
- Reducing pattern area technology of 3D transistor for system LSI
- 集積回路
- シュウセキ カイロ
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 109 (336), 13-18, 2009-12
東京 : 電子情報通信学会
- Tweet
Keywords
Details 詳細情報について
-
- CRID
- 1520572358899605248
-
- NII Article ID
- 110008001193
- 110007325087
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles