物理レジスタ2段階解放による命令先行実行方式の低消費電力化
Bibliographic Information
- Other Title
-
- ブツリ レジスタ 2 ダンカイ カイホウ ニ ヨル メイレイ センコウ ジッコウ ホウシキ ノ テイショウヒ デンリョクカ
- A low-power design of instruction pre-execution mechanism with two-step physical register deallocation
- 計算機アーキテクチャ・2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007)--研究会・連続同時開催
- ケイサンキ アーキテクチャ 2007ネン ヘイレツ ブンサン キョウチョウ ショリ ニ カンスル アサヒカワ サマー ワークショップ SWoPP アサヒカワ 2007 ケンキュウカイ レンゾク ドウジ カイサイ
Search this article
Journal
-
- 情報処理学会研究報告 = IPSJ SIG technical reports
-
情報処理学会研究報告 = IPSJ SIG technical reports 2007 (79), 169-174, 2007-08
東京 : 情報処理学会
- Tweet
Details 詳細情報について
-
- CRID
- 1520572359476879232
-
- NII Article ID
- 110006420503
-
- NII Book ID
- AN10539294
-
- ISSN
- 09196072
-
- NDL BIB ID
- 8897942
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZM13(科学技術--科学技術一般--データ処理・計算機)
-
- Data Source
-
- NDL
- CiNii Articles