再構成型デバイスMPLDにおけるパストランジスタ・ロジックによる面積削減の検討
Bibliographic Information
- Other Title
-
- サイコウセイガタ デバイス MPLD ニ オケル パストランジスタ ・ ロジック ニ ヨル メンセキ サクゲン ノ ケントウ
- Investigation of the area reduction by pass transistor logic in reconfigurable device MPLD
- リコンフィギャラブルシステム
- リコンフィギャラブル システム
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 (221), 49-54, 2013-09
東京 : 電子情報通信学会
- Tweet
Keywords
Details 詳細情報について
-
- CRID
- 1520853831969669504
-
- NII Article ID
- 110009783139
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL BIB ID
- 024926201
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles
