高速な桁上げ機能をもつ並列型加算回路の設計
書誌事項
- タイトル別名
-
- コウソク ナ ケタ アゲ キノウ オ モツ ヘイレツガタ カサン カイロ ノ セッケイ
- Multi-digit adder circuits with high speed parallel carry transfer circuits
この論文をさがす
収録刊行物
-
- 玉川大学工学部紀要 = Memoirs of the College of Engineering, Tamagawa University
-
玉川大学工学部紀要 = Memoirs of the College of Engineering, Tamagawa University (45), 71-80, 2010
町田 : 玉川大学工学部
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1520853832182111104
-
- NII論文ID
- 40017209756
-
- NII書誌ID
- AN00139868
-
- ISSN
- 03715981
-
- NDL書誌ID
- 10764943
-
- 本文言語コード
- ja
-
- NDL 雑誌分類
-
- ZM2(科学技術--科学技術一般--大学・研究所・学会紀要)
-
- データソース種別
-
- NDL
- CiNii Articles