依頼講演 サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM
Bibliographic Information
- Other Title
-
- イライ コウエン サスペンディッド ビットライン ヨミダシ ホウシキ オ モチイタ 0 5V 5 5nsec アクセスタイム バルク CMOS 8T SRAM
- 0.5V, 5.5-nsec access time, bulk-CMOS 8T SRAM with suspended bit-line read scheme
- 集積回路
- シュウセキ カイロ
Search this article
Journal
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 111 (6), 65-70, 2011-04
東京 : 電子情報通信学会
- Tweet
Keywords
Details 詳細情報について
-
- CRID
- 1520853832199667456
-
- NII Article ID
- 110008689396
-
- NII Book ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL BIB ID
- 11069585
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles
