書誌事項
- タイトル別名
-
- 3ジゲン シュウセキカ ギジュツ オ リヨウ シタ コウスループット コンピューティング ムケ 1Tbyte s 1Gbit マルチコア DRAM アーキテクチャ
- 1-Tbyte/s 1-Gbit multicore DRAM architecture using 3-D integration for high-throughput computing
- 集積回路
- シュウセキ カイロ
この論文をさがす
収録刊行物
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 111 (6), 81-86, 2011-04
東京 : 電子情報通信学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1520853833772171008
-
- NII論文ID
- 110008689399
-
- NII書誌ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL書誌ID
- 11069649
-
- 本文言語コード
- ja
-
- NDL 雑誌分類
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- データソース種別
-
- NDL
- CiNii Articles