書誌事項
- タイトル別名
-
- イッパンカ レジスタ ブンサン アーキテクチャ オ タイショウ ト シタ コウイ ゴウセイ シュホウ ト ソノ ヒョウカ
- High-level synthesis with floorplan for GDR architectures and its evaluation
- VLSI設計技術
- VLSI セッケイ ギジュツ
この論文をさがす
収録刊行物
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 110 (36), 19-24, 2010-05
東京 : 電子情報通信学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1520853833789022080
-
- NII論文ID
- 110008001507
-
- NII書誌ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL書誌ID
- 10711712
-
- 本文言語コード
- ja
-
- NDL 雑誌分類
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- データソース種別
-
- NDL
- CiNii Articles
