3次元実装IC内ダイ間論理信号線の断線に対する電気テスト用回路
Bibliographic Information
- Other Title
-
- 3ジゲン ジッソウ IC ナイ ダイ カン ロンリ シンゴウセン ノ ダンセン ニ タイスル デンキ テストヨウ カイロ
- Electrical Testable Design for Open Defects at Logic Signal Lines between Dies in 3D ICs
- 次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文特集
- ジセダイ デンシ キキ オ ササエル サンジゲン セキソウ ギジュツ ト センタン ジッソウ ノ セッケイ ・ ヒョウカ ギジュツ ロンブン トクシュウ
Search this article
Journal
-
- 電子情報通信学会論文誌. C, エレクトロニクス = The IEICE transactions on electronics. C / 電子情報通信学会 編
-
電子情報通信学会論文誌. C, エレクトロニクス = The IEICE transactions on electronics. C / 電子情報通信学会 編 96 (11), 361-370, 2013-11
東京 : 電子情報通信学会エレクトロニクスソサイエティ
- Tweet
Keywords
Details 詳細情報について
-
- CRID
- 1520853833941357824
-
- NII Article ID
- 110009674644
-
- NII Book ID
- AA11412446
-
- ISSN
- 13452827
-
- NDL BIB ID
- 024977268
-
- Text Lang
- ja
-
- NDL Source Classification
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- Data Source
-
- NDL
- CiNii Articles
