高位設計言語で複雑な回路もらくらく設計 新世代のESL合成ソリューションBluespec System Verilogのすすめ

Web Site

書誌事項

タイトル別名
  • コウイ セッケイ ゲンゴ デ フクザツ ナ カイロ モ ラクラク セッケイ シンセダイ ノ ESL ゴウセイ ソリューション Bluespec System Verilog ノ ススメ
  • Easily designing complex logics using high level design language: The bluespec system verilog: an ESL synthesis solution in the next generation
  • 特集 HDLをごりごり書かずにSoCやFPGAが設計できる! 複雑化する回路設計にC言語やUMLで反撃! ; 高位合成ツール活用編
  • トクシュウ HDL オ ゴリゴリ カカズ ニ SoC ヤ FPGA ガ セッケイ デキル フクザツカ スル カイロ セッケイ ニ C ゲンゴ ヤ UML デ ハンゲキ ; コウイ ゴウセイ ツール カツヨウヘン

この論文をさがす

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ