マルチVth 0.35μm CMOSテクノロジ1V 50MHz 15mW 32Kb SRAM

参考文献5件

書誌事項

タイトル別名
  • A 1V 50MHz 15mW 32Kb SRAM using Malti Vth 0.35μm CMOS Technology

この論文をさがす

説明

新規回路のHigh-Vthでリーク電流が無く、4nsのスピードのスプリットレベル・センスアンプ、それにつながるフィードフォワードのレベルクランプをおこなったDOUTバッファ、ゲートをブーストしたnMOSビット線ロード、及びビット線にカップリングさせて書き込み時のビット線電流を削減するBCGC回路について報告する。ワード線はブーストしてセル読出電流をかせぎ、パルスワードとして消費電力を減らした.1V 動作でマクロTAAは14ns、消費電流は15mAであった。

収録刊行物

参考文献 (5)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1570009752449371904
  • NII論文ID
    110003200116
  • NII書誌ID
    AN10012954
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ