A study of CMOSI/O Latchup simulation method

Bibliographic Information

Other Title
  • 周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討

Search this article

Description

CMOSのラッチアップ現象に対する信頼性の確保は、素子の微細化・高集積化に伴い益々厳しくなるため、LSI開発初期段階において信頼性を効率的に作り込む事が大きな課題となっている。問題となっているラッチアップモードには、周辺回路がトリガの注入源になり内部回路でラッチアップを起こす現象がある。このモードの耐性向上のためには、周辺回路からの注入トリガ電流を減衰させるための十分な距離を設けることが必要であるが、距離は集積度に影響を与えるため、レイアウト設計段階でのな距離の最適化が必要となる。本発表では設計段階での距離の最適化を目的に、従来報告されていない周辺を注入源とした内部回路のラッチアップ現象のシミュレーション方法についての検討結果を報告する。

Journal

Details 詳細情報について

  • CRID
    1570009752521394432
  • NII Article ID
    110003245382
  • NII Book ID
    AN10471452
  • Text Lang
    ja
  • Data Source
    • CiNii Articles

Report a problem

Back to top