アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法

この論文をさがす

説明

プロセッサの消費するリーク電力は,半導体の微細化が進むにつれて増大してきた.特にキャッシュのリーク電力は,回路面積が大きいために,プロセッサの消費電力の大部分を占めている.この問題に対処するため,STT-MRAM といった不揮発性メモリをキャッシュに適用する試みが近年なされている.しかし,STT-MRAM で構成されたキャッシュでは,メモリセルのリーク電力は無視できる程小さいが,周辺回路のリーク電力が大きくなるという問題があった.そのため,性能低下を抑えつつこれを削減する様な技術が必要となる.そこで本研究では,STT-MRAM キャッシュの周辺回路に対して,細粒度に電源制御を行う技術を提案する.具体的には,サブアレイ単位の電源制御を行い,各サブアレイに対して一定時間アクセスがなければ,そのサブアレイに対する電源供給を遮断する.また,電力削減効果をさらに増大させるため,各サブアレイに対するアクセスの時空間的な局所性を向上させる技術も提案する.評価の結果,最新の STT-MRAM を適用したラスト・レベル・キャッシュにおいて 80%程度のリーク電力の削減が可能であることが分かった.

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1570009752943986048
  • NII論文ID
    110009808091
  • NII書誌ID
    AN10096105
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ