配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法

Web Site Web Site

書誌事項

タイトル別名
  • ハイセン チエン ト クロックスキュー オ リヨウ シタ フロアプラン シコウ FPGA コウイ ゴウセイ シュホウ
  • A Floorplan-aware High-level Synthesis Algorithm Utilizing Interconnection Delay and Clock Skew in FPGA Designs
  • VLSI設計技術
  • VLSI セッケイ ギジュツ
公開日
2015-12
公開者
東京 : 電子情報通信学会

この論文をさがす

収録刊行物

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ