30ps-120kゲート内蔵0.9ns-1.15Mb ECL-CMOS SRAM

参考文献12件

書誌事項

タイトル別名
  • A 0.9ns-1.15Mb ECL-CMOS SRAM with 30ps-120k Gates

この論文をさがす

説明

α線耐性の十分な、集積度1.15Mb、アクセス時間0.9nsの超高速・高集積のECL-CMOS SRAMを開発した。このSRAMは遅延時間が30psの120kゲートを内蔵している。テスト容易化と高安定性を確保するために、オンチップテスト回路、メモリセルテスト回路、安定化電流源回路およびα線耐性強化型メモリセルを提案した。これらの新技術の有効性確認のため、0.3-um BiCMOS技術を用いて、大型汎用計算機用のキャッシュSRAMを試作・評価し当初の性能が得られることを確認した。このチップは大型汎用計算機の性能向上に寄与している。以下、このSRAMに用いられている主要回路技術についてその概要をまとめる。

収録刊行物

参考文献 (12)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1570291227512674688
  • NII論文ID
    110003309685
  • NII書誌ID
    AN10013254
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ