組合せ回路のゲート遅延故障に対する高分解能テストの生成

書誌事項

タイトル別名
  • Generating High Quality Tests for Gate Delay Faults in Combinational Circuits

この論文をさがす

説明

遅延故障のモデルとしてゲート遅延故障とパス遅延故障がある.これまで提案されているゲート遅延故障のテストは,大きなゲート遅延故障を検出することを目的としており,小さなゲート遅延故障を検出できない.そこで本稿では,回路の各ゲートに1単位遅延を仮定した組合せ回路のゲート遅延故障に対して,テスト可能性を高めた高分解能テストを提案しその生成法を述べる.本稿で提案するテストは,1単位の付加遅延をもつ単一ゲート遅延故障を他のゲートの遅延にかかわらず検出する高分解能テストである。

収録刊行物

詳細情報 詳細情報について

  • CRID
    1570572702438842880
  • NII論文ID
    110003267386
  • NII書誌ID
    AN10471452
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ