遅延駆動手法を用いた 350MS/s 3.3V 8bit CMOS D/A コンバｰタ

被引用文献2件 参考文献5件

書誌事項

タイトル別名
  • A 350-MS/s 3.3-V 8-bit CMOS D/A Converter Using a Delayed Driving Scheme

この論文をさがす

説明

本論文は、遅延駆動手法を用いた最大変換速度350MS/s、電源電圧3.3V、分解能8ビットのCMOS D/Aコンバータについて述べたものである。新しく開発した遅延駆動手法は、電流源の電流スイッチを駆動する信号に遅延差を生じさせるもので、電流源の内部ノード電圧の揺らぎを減少し、スイッチングを高速化する。また、2段ラッチ付きマトリクスデコーダを用い、行列各デコーダ出力間のファンアウト数の違いによる伝搬スキューを補正し、グリッチエネルギーの低減化とパイプライン動作によるD/Aコンバータの高速化を図っている。本チップは、0.5μm CMOSプロセスを用いており、高速ディジタル回路とのオンチップ化に適している。

収録刊行物

被引用文献 (2)*注記

もっと見る

参考文献 (5)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1570854177377178240
  • NII論文ID
    110003198162
  • NII書誌ID
    AN10013094
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ