オンチップマルチプロセッサのキャッシュメモリ制御方式

参考文献6件

書誌事項

タイトル別名
  • A Cache memory Control Mechanism for On-chip Multiprocessors

この論文をさがす

説明

500MHz以上の動作クロック周波数を想定した高性能オンチップマルチプロセッサのキャッシュメモリ制御方式を提案する.すべてのキャッシュタグメモリに常にアクセスできる集中制御回路を導入し,共有バスを介したデータ転送に要する時間を短縮する.また,外部共有メモリへのアクセスを低減するコヒーレンスプロトコルを可能とする.さらに,シミュレーションによる性能評価を行い,提案するアーキテクチャの有効性を実証する.

収録刊行物

参考文献 (6)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1570854177460403584
  • NII論文ID
    110003316797
  • NII書誌ID
    AN10013276
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ