論理合成用HDL記述への定数テーブル生成機能の組み込み

  • 東田 基樹
    三菱電機(株)半導体基盤技術統括部DA開発第二グループ
  • 小林 直弘
    三菱電機(株)半導体基盤技術統括部DA開発第二グループ
  • 石川 淳士
    三菱電機(株)半導体基盤技術統括部DA開発第二グループ

書誌事項

タイトル別名
  • Synthesizable HDL Model with Constant Table Generation

この論文をさがす

説明

パラメータ値により不規則な変化を行なう構造の回路が存在する。従来は、このような回路をパラメータ化HDLとして表現することができなかった。本論文では、不規則な変化を定数テーブルとして表現し、パラメータ値からこの定数テーブルを生成する処理をHDL記述中に組み込むことにより、このような回路をパラメータ化HDLとして表現する手法について述べる。本手法を適用することにより、DATやDVD等の応用製品に適用可能なリードソロモン誤り訂正器のパラメータ化HDLを開発することが出来た。

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1571698602152399104
  • NII論文ID
    110002930538
  • NII書誌ID
    AN1011091X
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ