100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ

書誌事項

タイトル別名
  • Development of 0.5μ CMOS Gate Array with 100MHz,500K gates and 3.3 V operation

この論文をさがす

説明

0.5μmCMOS3層メタルプロセス技術を用い、3.3V動作のゲートアレイHG72G, Eシリーズを製品化した。2入力2段積み方式を採用し、ランダムロジック時に最大500Kゲートまで構成できるマスタチップに、LVTTL,LVCMOS,及びGTLのインターフェイスが対応できる構成とした。システムクロック100MHzのアプリケーションに対応する為に、スピードが、標準負荷時に200psecの内部ゲートと埋め込み型のメモリとPLLが内蔵できる様にした。

収録刊行物

キーワード

詳細情報 詳細情報について

  • CRID
    1571698602391177728
  • NII論文ID
    110003317304
  • NII書誌ID
    AN10013276
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ