PLL周波数シンセサイザにおける多重方式の比較検討

参考文献6件

書誌事項

タイトル別名
  • A Comparative Examination on Multi-Fold method in PLL Frequency Synthesizer

この論文をさがす

説明

現在, 移動体通信機器やマルチメディア端末機器において, 局部発振回路として用いられているPLL(Phase Locked Loop)周波数シンセサイザにはチャンネル数の増加に対応するために, より周波数の高い高周波数帯域への移行が求められている.一般に高い周波数帯域を扱う時, PLL周波数シンセサイザの方式としてはプリスケーラ方式を使用せざるを得なくなるが, 基準周波数が低下してしまうと言う欠点がある.本論文ではその欠点を補う方法として, すでに提案しているプリスケーラ型マルチループ方式について, 本提案方式と他の方式との比較を行い, より高周波数帯を扱うPLL周波数シンセサイザにおいてより優れていることを示す.

収録刊行物

参考文献 (6)*注記

もっと見る

キーワード

詳細情報 詳細情報について

  • CRID
    1571698602392279296
  • NII論文ID
    110003279868
  • NII書誌ID
    AN10060786
  • ISSN
    09135685
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ