発行キューのタグRAMのバンク化と正確なクリティカルパスの遅延時間評価

本論文では，以下の 2 つの点に注目し，発行キューの遅延を回路シミュレータ SPICE を用いて評価した．1 つ目は，発行キューの遅延を短縮するために，発行キューを構成する部品の 1 つであるタグ RAM のバンク化を行った．タグ RAM は，通常の RAM と異なりアドレス・デコーダを持っていない構成であるため，バンク化には特別な設計を要する．2 つ目は，発行キューの正しいクリティカル・パスを見つけることである．従来の研究では，発行キューを構成する各部品のクリティカル・パスの遅延を求め，それらを単純に足し合せることで発行キュー全体の遅延としいたが，それでは発行キューの正しい遅延時間を得られない．なぜなら，発行キューを構成する各部品のクリティカル・パスは論理的にはつながっていないからである．32nm の LSI 技術を仮定し，8 から 128 エントリの発行キューの遅延を測定した結果，タグ RAM のバンク化と正しいクリティカル・パスを求めることによって，これらを行わない場合に比べて，最大 20% 短い遅延時間を得た．This paper evaluated the issue queue delay, using the circuit simulator, SPICE, focusing on following two features. First, we introduce banking the tag RAM, which is one of the components comprising the issue queue, to reduce the delay. Unlike normal RAM, banking the tag RAM requires a special design, because it does not have an address decoder. Second, we explore and identify a correct critical path in the issue queue. Previous studies summed the critical path of each component in the issue queue to obtain the delay of the issue queue, but this does not provide the correct delay of the issue queue, because the critical path of each component are not connected logically. We evaluated the delay of an issue queue with eight to 128 entries, assuming 32nm LSI technology, and found that banking the tag RAM and identifying the correct critical path reduce the delay by up to 20%, compared without these optimizations.