CMOS/SIMOXを用いた2.6 Gbps APU (Active Pull-Up) インタフェース回路
書誌事項
- タイトル別名
-
- 2.6 Gbps APU (Active Pull-Up) Interface Circuit Using CMOS/SIMOX Technology
この論文をさがす
説明
アクティブプルアップ(APU)を用いた、Gbps級1対1伝送用の新しいCMOSインタフェース回路を提案する。APUは、従来のNMOSオープンドレイン回路の出力立ち上がり遅延を高速化する回路である。0.25μm bulk CMOSによる試作・評価において、オープンドレイン型インタフェースの1.2Gbpsに対して1.4倍高速である、APUインタフェースの1.7Gbpsのエラーフリー動作が得られた。さらに、APUインタフェースの0,25μm CMOS/SIMOXによる試作・評価を行い、0.25μm bulk CMOSに対して1.5倍高速である、2.6Gbpsのエラーフリー動作を確認した。本速度は、伝送速度の1階層である2.4Gbpsを1ビンで伝送可能とする速度である。
収録刊行物
-
- 電子情報通信学会技術研究報告. ICD, 集積回路
-
電子情報通信学会技術研究報告. ICD, 集積回路 96 (65), 23-30, 1996-05-24
一般社団法人電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1571980077366407808
-
- NII論文ID
- 110003316842
-
- NII書誌ID
- AN10013276
-
- 本文言語コード
- ja
-
- データソース種別
-
- CiNii Articles