インパルス性雑音環境下におけるDPLLを用いたクロック再生回路の特性

Bibliographic Information

Other Title
  • Performance Test and Improvement of Clock Synchronizer Using DPLL in Non-Gaussian Impulsive Noise Environment

Search this article

Description

複合雑音発生器で,2値量子化DPLLを用いたクロック再生回路の特性を実験的に調べた.その結果,インパルス雑音環境下においては,クロック再生特性の大きな劣化がみられた.DPLLの前に位相制御量を増やす回路を追加することによって,この劣化を大部軽減できることを示した.
The performance of clock synchronizer using DPLL for GMSK reception is investigated in a non-Gaussian impulsive noise channel.The result shows that non-Gaussian impulsive noise degrades the performance of the clock synchronizer significantly.A simple additional circuit in front of DPLL,however,is shown to be effective to improve the clock synchronization performance in the non-Gaussian impulsive noise channel. Key words Digital communication systems,Clock synchronizer,DPLL, Impulsive noise.

Journal

Keywords

Details 詳細情報について

  • CRID
    1573387452166108928
  • NII Article ID
    110003190952
  • NII Book ID
    AN10013108
  • Text Lang
    en
  • Data Source
    • CiNii Articles

Report a problem

Back to top