PRML用高速位相同期制御方式の検討

書誌事項

タイトル別名
  • Quick Timing Recovery circuit for PRML-LSI

この論文をさがす

説明

PRML(Partial Response Maximum Likelihood)信号処理技術は、磁気ディスク装置の高密度記録実現に不可欠なものとなってきた。本稿では、PRML信号処理回路の実現で問題となる、むだ時間要素を含むPLL回路の高速位相同期制御方式について報告する。

収録刊行物

詳細情報 詳細情報について

  • CRID
    1573668927182857344
  • NII論文ID
    110003262384
  • NII書誌ID
    AN10471452
  • 本文言語コード
    ja
  • データソース種別
    • CiNii Articles

問題の指摘

ページトップへ