広い入力ビットレート範囲をもつクロックリカバリ回路
書誌事項
- タイトル別名
-
- Clock Recovery Circuit with Wideband Input Bitrate Range
- ヒロイ ニュウリョク ビットレート ハンイ ヲ モツ クロック リカバリ カイロ
この論文をさがす
説明
PFD（Phase/Frequency Detector）をVCOの出力クロックで駆動させ，VCOの出力周波数が入力ビットレートの一定倍率となるように制御する広帯域のクロックリカバリ回路を提案する．最大連続同符号長が既知の信号列において，PFDでは入力信号の連続同符号長を検知して，擬似ロックの発生を抑止する．提案回路の非理想性はOSR（Over-Sampling Ratio）と最大連続同符号長で決定され，OSRが高いほど絶対位相誤差が改善され，最大連続同符号長が大きいほど正常通信のために許容されるジッタ生成の条件は厳しくなる．数値シミュレーションの結果，OSR=10のとき，ビットレートが100 k～10 Mbit/sの入力信号に対して，VCOの初期周波数が10 kHz，200 MHzのそれぞれにおいて，擬似ロックを生じることなく正常にロックすることを確認した．
収録刊行物
-
- 電子情報通信学会論文誌C
-
電子情報通信学会論文誌C J91-C (6), 349-356, 2008-06
電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1050018218950031232
-
- NII論文ID
- 110007380005
-
- NII書誌ID
- AA11412446
-
- ISSN
- 18810217
- 13452827
-
- HANDLE
- 11094/51666
-
- NDL書誌ID
- 9531642
-
- 本文言語コード
- ja
-
- 資料種別
- journal article
-
- データソース種別
-
- IRDB
- NDLサーチ
- CiNii Articles
