Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ

CiNii 所蔵館 45館

書誌事項

タイトル
"Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ"
責任表示
安岡貴志著
出版者
  • CQ出版
出版年月
  • 2010.10
書籍サイズ
24cm
タイトル別名
  • Verilog HDL & VHDLテスト ベンチ キジュツ ノ ショホ : ロンリ カイロ ノ ケンショウ デ モチイル HDLブンポウ ト ノウハウ
  • Verilog HDL & VHDLテストベンチ記述の初歩
  • テストベンチ : Verilog HDL & VHDL : 記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ

この図書・雑誌をさがす

関連図書・雑誌

もっと見る

詳細情報 詳細情報について

ページトップへ