開口マスクによるシリコン３次元斜面形状の作製

DOI Web Site Web Site 参考文献16件
  • 竹井 裕介
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻
  • 大堀 敬広
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻
  • 高畑 智之
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻
  • 菅 哲朗
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻
  • 岩瀬 英治
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻
  • 松本 潔
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻
  • 下山 勲
    東京大学 大学院情報理工学系研究科 知能機械情報学専攻

書誌事項

タイトル別名
  • Fabrication of Three Dimensional Silicon Slopes Using Mask with Square Openings
  • カイコウ マスク ニ ヨル シリコン 3ジゲン シャメン ケイジョウ ノ サクセイ

この論文をさがす

説明

We propose a fabrication method of three-dimensional silicon slopes using RIE-lag. RIE-lag is a lag of an etching rate depending on square openings area of a mask. We measured relationship between area of square openings and etched depths. We confirmed that etched depths were defined as a function of the square openings. With this relationship, we designed a mask with various sizes of the squares for slope structures. Square openings of various sizes were patterned using EB lithography. Silicon was etched vertically with ICP-RIE (Inductive Coupled Plasma - Reactive Ion Etching). By RIE-lag, trenches with multiple depths depending on the area of the square openings were formed. Silicon surface was smoothed by SF6 isotropic dry etching. As a result, by the combination of ICP-RIE anisotropic etching RIE-lag and SF6 isotropic etching, we fabricated 57° silicon slopes of surface roughness 10 nm in plane and 35 nm in slope surface.

収録刊行物

参考文献 (16)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ