CMOSデジタル回路の基板雑音定量評価と低雑音化レイアウト指針

書誌事項

タイトル別名
  • Quantitative Characterization of Substrate Noise for Physical Design Guides in Digital Circuits
  • CMOS デジタル カイロ ノ キバン ザツオン テイリョウ ヒョウカ ト テイザツオンカ レイアウト シシン

この論文をさがす

抄録

基板雑音を100ps-100μV分解能で定量的に評価した。デジタルブロックの活性化率に雑音振幅は比例し、その低減は直接的で普遍的に基板雑音抑圧効果を示す。一方、雑音発生側でのKelvinグラウンド適用と雑音敏感な回路近傍でのガードバンド接地の併用により基板雑音振幅の75%程度を減衰できるが、その効果はリンギングなど低い周波数成分に限られることがわかった。

収録刊行物

参考文献 (8)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ