3D NAND型フラッシュメモリの製造技術を用いたニューラルネットワーク用積層型論理回路の提案―積和演算への適用検討―

DOI

書誌事項

タイトル別名
  • Proposal of Novel Stacked Logic Circuit for Neural Network with Process Technology of 3D NAND Flash Memory－Application to Multiply-Accumulate Operation－

抄録

アナログ信号処理の代表例のニューラルネットワーク用論理回路を実現のため，3D NAND型フラッシュメモリの製造技術を用いたニューラルネットワーク用積層型論理回路を初めて提案した．本論文では特に積和演算回路に注目して検討を行った．提案方式ではニューロン用の素子として縦型FeFETを用い，それを縦方向に積層して直列接続を実現する方式を導入した．ニューロンの重みはFeFETのしきい値電圧としてプログラムし，入力はソース電極側から入力する．従来の平面型FeFETの方式と比較して16-128層積層することにより，製造コストを1/10-1/20に低減できる．提案方式では選択FeFETに直列接続された非選択FeFETに読み出し時に通過電圧を印加する必要があり，通過電圧や積層段数等の設計が重要になる．プログラム方式は高速特性が期待できる印加電圧制御方式を採用した．1個のFeFETに記憶する情報数を2値，4値，8値，64値と変えたときの製造コストやプログラム時の消費電力，プログラム時間等を比較した．記憶情報数が2値の場合が最も高速でクラウドコンピューティングに使用されるサーバに適しており，64値の場合が消費電力や製造コストが小さくIoTで使用される端末に適している．コストパーフォーマンスは2値が一番適している．更に提案方式のビット線への情報の読出し時間等について見積もった．

キーワード

詳細情報 詳細情報について

  • CRID
    1390012733491796096
  • DOI
    10.14923/transelej.2022jci0008
  • ISSN
    18810217
  • 本文言語コード
    ja
  • データソース種別
    • JaLC
  • 抄録ライセンスフラグ
    使用不可

問題の指摘

ページトップへ