シングルスロープ型列並列A/D変換方式の低消費電力化回路検討(固体撮像技術)

書誌事項

タイトル別名
  • Low Power Circuits for the Single-Slope Column-Parallel A/D Converter
  • シングルスロープ型列並列A/D変換方式の低消費電力化回路検討
  • シングルスロープガタレツ ヘイレツ A D ヘンカン ホウシキ ノ テイショウヒ デンリョクカ カイロ ケントウ

この論文をさがす

抄録

CMOSイメージセンサの多画素化、高分解能化、高フレームレート化は、シングルスロープ型列A/D変換方式のクロック周波数高速化を要求し、デジタル回路部の消費電力増大を引き起こす。本論文ではデジタル部の消費電力削減のため、カウンタデータの小振幅化か可能なダイナミック比較器構成のラッチ回路およびプシュプル型CMOS反転増幅器を利用した低消費電力センスアンプ回路を提案している。シミュレーションによる検討にて、低消費電力化の可能性が示された。

収録刊行物

参考文献 (6)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ