CMOSセンサにおけるトランスファゲート負バイアス印加時の暗電流解析(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール)

DOI Web Site 参考文献8件
  • 山下 浩史
    (株)東芝セミコンダクター社イメージセンサ技術部
  • 前田 基宏
    (株)東芝セミコンダクター社イメージセンサ技術部
  • 古屋 晶吾
    (株)東芝セミコンダクター社イメージセンサ技術部
  • 矢神 貴規
    (株)東芝セミコンダクター社イメージセンサ技術部

書誌事項

タイトル別名
  • CMOSセンサにおけるトランスファゲート負バイアス印加時の暗電流解析
  • CMOS センサ ニ オケル トランスファゲートフバイアス インカジ ノ アンデンリュウ カイセキ

この論文をさがす

説明

4-トランジスタ型CMOSイメージセンサ画素のトランスファゲートに、負バイアスを印加した時に観測される暗電流の起源につき解析を行った。トランスファゲートに印加する負バイアスを大きくした時に観測される暗電流の温度依存性、バイアス依存性の実験値から、暗電流の増加はGate負バイアス印加により誘発されたTrap-Assisted-Tunneling(TAT)によるものであると結論づけた。トランスファゲートの負バイアス印加動作は、いわゆるShockley-Read-Hall(SRH)型暗電流の低減には有効な手段であるが、一方で印加する負バイアスが大きくなるとGIL(Gate Induced Leak)-TAT型暗電流の増加をもたらす。

収録刊行物

参考文献 (8)*注記

もっと見る

キーワード

詳細情報 詳細情報について

問題の指摘

ページトップへ