書誌事項
- タイトル別名
-
- Structural Design of Three-dimensionally Stacked Silicon Chips Mounted by Flip Chip Technology for Minimizing Their Residual Stress
- セキソウ フリップチップ ジッソウ コウゾウ ノ ザンリュウ オウリョク テイゲン コウゾウ ニ カンスル ケンキュウ
この論文をさがす
抄録
メモリスタック構造に代表される同位相バンプ積層構造においては，バンプ間のチップ残留応力が数百MPaにも達する場合があり，チップ内あるいは積層チップ間でデバイス特性分布が生じることが懸念されている。そこで，応力振幅約30 MPa以下に抑制し，積層チップ間の応力分布の相違もほぼ0 MPaにできる構造を提案した。バンプとViaの接続構造において，千鳥配線構造が局所残留応力を低減するうえで有効であることを示し，さらに，低弾性率の緩和材料をバンプ直下に形成することも，局所残留応力の発生を抑制するうえで有効であることを示した。以上の結果から，今後の高信頼・高性能LSIの実現には，残留応力を低減する最適構造設計が重要であることを明らかにした。
収録刊行物
-
- エレクトロニクス実装学会誌
-
エレクトロニクス実装学会誌 12 (6), 519-525, 2009
一般社団法人エレクトロニクス実装学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1390282679537788032
-
- NII論文ID
- 110007339289
-
- NII書誌ID
- AA11231565
-
- COI
- 1:CAS:528:DC%2BD1MXhtF2jsLrJ
-
- ISSN
- 1884121X
- 13439677
-
- NDL書誌ID
- 10426452
-
- 本文言語コード
- ja
-
- データソース種別
-
- JaLC
- NDL
- Crossref
- CiNii Articles
- KAKEN
-
- 抄録ライセンスフラグ
- 使用不可