バウンダリスキャンテスト機構を流用する部品実装基板の電気的テストとその可能性
書誌事項
- タイトル別名
-
- Feasibility of Electrical Testing of Loaded Boards Based on IEEE1149.1 Test Mechanism
説明
IEEE1149.1として標準化されたバウンダリスキャン回路を内蔵する論理ICをプリント配線板上にはんだ付け時に発生するオープン不良の電気的検査法を提案する。その検査法は，IC間の配線に検査時にのみ電流を流し，その電流異常によりその配線に発生しているオープン不良を発見しようとする検査法で，故障発生箇所の特定も行うことが可能な検査法である。我々は実ICを用いその検査法による検査可能性を調査したので報告する。
収録刊行物
-
- エレクトロニクス実装学術講演大会講演論文集
-
エレクトロニクス実装学術講演大会講演論文集 25 (0), 201-204, 2011
一般社団法人エレクトロニクス実装学会
- Tweet
キーワード
詳細情報 詳細情報について
-
- CRID
- 1390282680532778240
-
- NII論文ID
- 130005469719
-
- 本文言語コード
- ja
-
- データソース種別
-
- JaLC
- CiNii Articles
-
- 抄録ライセンスフラグ
- 使用不可