ウエハーレベル3次元積層におけるプラナリゼーション技術(キーノートスピーチ)
-
- Kitada Hideki
- 富士通研究所
-
- Nakamura Tomoji
- 富士通研究所
-
- Maeda Norihide
- 東京大学
-
- Fujimoto Yuji
- 大日本印刷
-
- Suzuki Kosuke
- 大日本印刷
-
- Kawai Akihito
- ディスコ
-
- Arai Kazuhisa
- ディスコ
-
- Ohba Takayuki
- 東京大学
Description
LSIデバイスのスケーリングにより微細化は物理的限界に達し、原子数個レベルの製造ばらつきが求められ、装置価格と製造コストの増加が今後伴うと予想される。ブレークスルーのためにデバイスの縦方向への三次元集積化(3DI)への転換はパフォーマンス、消費電力、高機能化が期待されている。これまでに、Wafer on Wafer (WOW)に基づいて基板貼合せの後にTSVを生成するシリコン貫通ビア(TSV)とダマシン平坦化プロセスを開発してきた。WOWプロセスによる3DI技術は唯一の前工程プロセスからの連続性によって実現可能である。前工程レベルの平坦化が必要なTSV高速平坦化プロセスはウエハー積層特性に大きな影響を与えるため3DIにおいても重要な要素技術である。
Journal
-
- Proceedings of JSPE Semestrial Meeting
-
Proceedings of JSPE Semestrial Meeting 2009A (0), 295-296, 2009
The Japan Society for Precision Engineering
- Tweet
Details 詳細情報について
-
- CRID
- 1390282680628166528
-
- NII Article ID
- 130004659075
-
- Text Lang
- ja
-
- Data Source
-
- JaLC
- CiNii Articles
-
- Abstract License Flag
- Disallowed