-
- 上ノ原 誠二
- 東京大学生産技術研究所 BMAI 社会連携研究部門
書誌事項
- タイトル別名
-
- An approach to an analog CMOS spiking neural network integrated circuit development
- アナログ CMOS スパイキングニューラルネットワーク シュウセキ カイロ カイハツ エ ノ トリクミ
この論文をさがす
抄録
<p>近年,人工ニューラルネットワーク(ANN)専用の集積回路 (IC)チップ開発が活発化している.アナログ回路でANN を実装することで,デジタル回路のそれに比べ低消費電力なIC チップが実現できると言われている.しかしながら,アナログ回路ではトランジスタの製造バラツキの影響を強く受ける.本研究では,バラツキ補償がなくてもリアルタイムオンチップ学習が可能か評価するために,アナログCMOS スパイキングニューラルネットワークLSI チップを開発している.本稿では,シナプス回路の回路シミュレーション結果について報告する.</p>
収録刊行物
-
- 生産研究
-
生産研究 70 (3), 171-174, 2018-05-01
東京大学生産技術研究所
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1390282763013480192
-
- NII論文ID
- 130007377750
-
- NII書誌ID
- AN00127075
-
- ISSN
- 18812058
- 0037105X
-
- NDL書誌ID
- 029105464
-
- 本文言語コード
- en
-
- データソース種別
-
- JaLC
- NDL
- CiNii Articles
-
- 抄録ライセンスフラグ
- 使用不可