超音波半田を用いたジョセフソン電圧標準用素子実装の検討

DOI

書誌事項

タイトル別名
  • Study of cryo-packaging for Josephson voltage standard chip using supersonic solder

収録刊行物

詳細情報 詳細情報について

問題の指摘

ページトップへ