状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成

書誌事項

タイトル別名
  • ジョウタイ シュウゴウ ブンカツ オ モチイル ロンリ シミュレーション ニ ヨル ジュンジョ カイロ ノ テスト セイセイ
  • デザインガイア2003--VLSI設計の新しい大地を考える研究会
  • デザイン ガイア 2003 VLSI セッケイ ノ アタラシイ ダイチ オ カンガエル ケンキュウカイ

この論文をさがす

収録刊行物

参考文献 (6)*注記

もっと見る

詳細情報 詳細情報について

問題の指摘

ページトップへ