上流と下流からの挟み撃ち設計検証手法
書誌事項
- タイトル別名
-
- ジョウリュウ ト カリュウ カラ ノ ハサミ ウチ セッケイ ケンショウ シュホウ
- A Virtual/Real Combined Verification Method for FPGAs
- VLSI設計技術
- VLSI セッケイ ギジュツ
この論文をさがす
収録刊行物
-
- 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
-
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114 (476), 85-89, 2015-03
東京 : 電子情報通信学会
- Tweet
詳細情報 詳細情報について
-
- CRID
- 1520290884093234176
-
- NII論文ID
- 110010019026
-
- NII書誌ID
- AA1123312X
-
- ISSN
- 09135685
-
- NDL書誌ID
- 026326114
-
- 本文言語コード
- ja
-
- NDL 雑誌分類
-
- ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
-
- データソース種別
-
- NDL
- CiNii Articles
